#### METHOD OF PREPARING TRANSISTOR

Patent number:

JP2001308344

**Publication date:** 

2001-11-02

Inventor:

YAMAZAKI SHUNPEI

Applicant:

SEMICONDUCTOR ENERGY LAB

Classification:
- international:

H01L21/20; H01L21/265; H01L21/336; H01L29/78;

H01L29/786; H01L21/02; H01L29/66; (IPC1-7):

H01L29/786; H01L21/20; H01L21/265; H01L21/336;

H01L29/78


- european:

Application number: JP20010083241 20010322 Priority number(s): JP20010083241 20010322

Report a data error here

#### Abstract of JP2001308344

PROBLEM TO BE SOLVED: To provide a method for preparing a transistor which can improve the crystallization of a semiconductor film. SOLUTION: In the method for preparing a transistor having a semiconductor containing source and drain regions and a channel formation regions, a gate insulated film in contact with the semiconductor, and a gate electrode in contact with the gate insulated film; the source and drain regions are formed by adding N or P type impurities in the semiconductor and then radiating an Nd: YAG laser beam onto the semiconductor having the impurities added therein.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

## (12)公開特許公報 (A)

(11)特許出願公開番号

## 特開2001-308344

(P2001-308344A) (43)公開日 平成13年11月2日(2001.11.2)

(51) Int. Cl. 7	識別記号	FI				テーマコート・	(参考)
H01L 29/786		HOIL	21/20				
21/336			21/265	602	C		
21/20				602	В		
21/265	602		29/78	616	M		
				301	F		
		審査請求 有	請求項の数15	OL	(全6頁)	最終頁	に続く

(21)出願番号

特願2001-83241(P2001-83241)

(62)分割の表示

特願平4-359158の分割

(22)出顧日

平成4年12月26日(1992.12.26)

(71)出願人 000153878

株式会社半導体エネルギー研究所

神奈川県厚木市長谷398番地

(72)発明者 山崎 舜平

神奈川県厚木市長谷398番地 株式会社半


導体エネルギー研究所内

#### (54) 【発明の名称】トランジスタの作製方法

#### (57)【要約】

【課題】トランジスタの作製方法において、半導体膜の 結晶性を向上させることを課題とする。

【解決手段】 ソース領域、ドレイン領域及びチャネル 形成領域を含む半導体、該半導体に接したゲート絶縁膜 並びに該ゲート絶縁膜に接したゲート電極を有するトランジスタの作製方法において、前記ソース領域及び前記 ドレイン領域は、半導体にN型もしくはP型の不純物を添加した後、前記不純物が添加された半導体にNd:Y A G レーザー光を照射して形成されることを特徴とするトランジスタの作製方法。



#### 【特許請求の範囲】

【請求項1】ソース領域、ドレイン領域及びチャネル形成領域を含む半導体、該半導体に接したゲート絶縁膜並びに該ゲート絶縁膜に接したゲート電極を有するトランジスタの作製方法において、

前記ソース領域及び前記ドレイン領域は、半導体にN型もしくはP型の不純物を添加した後、前記不純物が添加された半導体にNd:YAGレーザー光を照射して形成されることを特徴とするトランジスタの作製方法。

【請求項2】ソース領域、ドレイン領域及びチャネル形 10 成領域を含む半導体、該半導体に接したゲート絶縁膜並 びに該ゲート絶縁膜に接したゲート電極を有するトラン ジスタの作製方法において、

前記ソース領域及び前記ドレイン領域は、半導体にN型もしくはP型の不純物を添加した後、Nd:YAGレーザー光の照射により前記不純物が添加された半導体を結晶化して形成されることを特徴とするトランジスタの作製方法。

【請求項3】ソース領域、ドレイン領域及びチャネル形成領域を含む半導体、該半導体に接したゲート絶縁膜並 20 びに該ゲート絶縁膜に接したゲート電極を有するトランジスタの作製方法において、

前記ソース領域及び前記ドレイン領域は、半導体にN型もしくはP型の不純物を添加した後、Nd:YAGレーザー光の照射により前記不純物が添加された半導体を活性化して形成されることを特徴とするトランジスタの作製方法。

【請求項4】請求項1乃至請求項3のいずれか一において、前記半導体は、絶縁体上の半導体膜であることを特徴とするトランジスタの作製方法。

【請求項5】請求項1乃至請求項4のいずれか一において、前記半導体は、結晶シリコンであることを特徴とするトランジスタの作製方法。

【請求項6】請求項1乃至請求項5のいずれか一において、前記ゲート電極は、アルミニウム、シリコン、モリブデン、タングステンもしくはチタンまたはそれらの合金、珪化物もしくは窒化物を含むことを特徴とするトランジスタの作製方法。

【請求項7】請求項1乃至請求項5のいずれか一において、前記ゲート電極は、アルミニウムを含むことを特徴 40とするトランジスタの作製方法。

【請求項8】請求項1乃至請求項7のいずれか一において、前記Nd:YAGレーザー光は、該Nd:YAGレーザーの基本波であることを特徴とするトランジスタの作製方法。

【請求項9】請求項1乃至請求項7のいずれか一において、前記Nd:YAGレーザー光の波長は、1064nmであることを特徴とするトランジスタの作製方法。

【請求項10】請求項1乃至請求項7のいずれか一にお て島状半導体領域303を形成する。そして、ゲート組いて、前記Nd:YAGレーザー光は、該Nd:YAG 50 縁膜として機能する絶縁被膜304を堆積し、さらに、

レーザーの第2高調波であることを特徴とするトランジ スタの作製方法。

【請求項11】請求項1乃至請求項7のいずれかーにおいて、前記Nd:YAGレーザー光の波長は、532nmであることを特徴とするトランジスタの作製方法。

【請求項12】請求項1乃至請求項7のいずれかーにおいて、前記Nd:YAGレーザー光は、該Nd:YAGレーザーの第3高調波であることを特徴とするトランジスタの作製方法。

【請求項13】請求項1乃至請求項7のいずれか一において、前記Nd:YAGレーザー光の波長は、355nmであることを特徴とするトランジスタの作製方法。

【請求項14】請求項1乃至請求項7のいずれか一において、前記Nd:YAGレーザー光は、該Nd:YAGレーザーの第4高調波であることを特徴とするトランジスタの作製方法。

【請求項15】請求項1乃至請求項7のいずれか一において、前記Nd:YAGレーザー光の波長は、266nmであることを特徴とするトランジスタの作製方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、MISトランジスタの作製方法に関する。特に本発明は、高速イオンを照射することによって、半導体領域中に不純物を導入した後、レーザーアニールもしくはランプアニールのごとき、レーザーあるいはそれと同等な強光を半導体に照射することによって結晶性を向上せしめる方法に関する。【0002】

【従来の技術】半導体(S)上に薄い絶縁被膜(I)と30 制御用の(金属)電極(M)を設けた構造をMIS構造といい、このような構造によって半導体を流れる電流を制御するトランジスタをMISトランジスタという。絶縁被膜として、酸化珪素膜が用いられる場合にはMOSトランジスタと称される。

【0003】このようなMISトランジスタは従来は、不純物導入後の活性化工程(すなわち、不純物導入の際に生じた結晶欠陥を回復させる工程)を熱アニールによっておこなっていたが、そのためには1000℃以上もの高温を必要とした。近年、プロセスの低温化の要請によって、このような高温での熱アニールに代わる方法が検討されている。その中で有力な方法はレーザー等の強光を照射することによって活性化をおこなう方法で、使用する光源によってレーザーアニール、あるいはランプアニールと称される。

【0004】従来のレーザーアニールを用いたMISトランジスタの作製例を図3を用いて説明する。基板301上に下地絶縁膜302を堆積し、さらに実質的に真性の結晶性の半導体被膜を堆積し、これをパターニングして島状半導体領域303を形成する。そして、ゲート絶線時よして機能する絶縁被贈304を推りし、さらに

40

ゲート電極305を形成する。(図3(A))

[0005]必要ならば、ゲート電極を陽極酸化して、 ゲート電極・配線の上面および側面に陽極酸化物306 を形成する。このような陽極酸化物を形成する方法およ びそのメリットについては、特願平4-30220、同 4-34194、同4-38637等に詳述されてい る。もちろん、必要がなければ、このような陽極酸化工 程を用いなくとも構わないことは言うまでもない。(図 3 (B))

ーピング法によって不純物のドーピングがおこなわれ る。すなわち、高速イオン流に基板を置き、このゲート 電極部、すなわちゲート電極とその周囲の陽極酸化物を マスクとして、島状半導体領域303に自己整合的に不 純物を注入し、不純物領域(ソース、ドレインとなる) 307を形成する。(図3(C))

【0006】さらに、レーザー光等の強光を照射して、 先の不純物注入工程によって結晶性が劣化した半導体領 域の結晶性を回復させる。(図3(D))

その後、層間絶縁物308を堆積し、これにコンタクト 20 ホールを設けて、ソースおよびドレイン電極309を形 成して、完成させる。(図3(E))

#### [0007]

【発明が解決しようする課題】上記の方法では、トラン ジスタのゲート絶縁膜の耐圧を向上せしめんとすれば、 ゲート絶縁膜の厚さは厚いほうが好ましかった。しかし ながら、そのことは、同時に不純物イオンの加速電圧を 高くし、ドーピング処理時間を長くすることを要求する ものであった。特に浅い不純物領域を形成する場合に は、極めてエネルギーのそろった単色性のイオンピーム 30 が必要とされたが、そのために単位時間当たりのドーズ 量は著しく低下した。

【0008】一方、ドーピングを効率的におこなうため にゲート絶縁膜を除去して、半導体表面を露出せしめる と、レーザー光等の強光を照射して活性化するに表面が 粗くなり、コンタクト不良等の原因になった。本発明は このような問題に鑑みてなされたものであって、ドーピ ングおよびレーザー活性化を効率よくおこなうための方 法を提供する。

#### [0009]

【課題を解決するための手段】本発明では、ゲート絶縁 膜として形成された絶縁被膜をゲート電極部をマスクと して自己整合的にエッチングして適切なエネルギーのイ オンが透過する程度にまで薄くし、これを通して不純物 を高速イオン照射によって半導体領域に導入する。しか る後、レーザー照射、もしくはそれと同等な強光を照射 することによって、アニールを達成するものである。レ ーザー照射に先立って、透明な絶縁被膜を半導体表面に 形成しておいてもよい。このような方法を採用するため に、先に指摘したようなドーピングの効率の低下は生じ 50 例に示した方法によって作製したMOSトランジスタの

ず、きわめて効率よくドーピングとそれに続く活性化が 達成できる。

#### [0010]

【実施例】〔実施例1〕 図1には本実施例を示す。コ ーニング7059等の無アルカリガラス基板101上に 下地絶縁膜102として、厚さ100nmの酸化珪素膜 を堆積し、さらに実質的に真性のアモルファスのシリコ ン半導体被膜(厚さ150nm)堆積し、600℃で1 2時間アニールすることによってこれを結晶化させた。 その後、イオン注入法、もしくはイオン (プラズマ) ド 10 これをパターニングして島状半導体領域103を形成し た。そして、ゲート絶縁膜として厚さ120nmの酸化 珪素被膜104を堆積し、さらに、厚さ600nmのア ルミニウムを用いてゲート電極105を形成した。(図 1 (A))

> 【0011】その後、ゲート電極を陽極酸化して、ゲー ト電極・配線の上面および側面に陽極酸化物106を形 成した。このような陽極酸化物を形成する方法およびそ のメリットについては、特開平4-30220、同4-34194、同4-38637等に詳述されている。も ちろん、必要がなければ、このような陽極酸化工程を用 いなくとも構わないことは言うまでもない。(図1 (B))

> 【0012】その後、ドライエッチング法によって、ゲ ート絶縁膜をエッチングした。エッチングガスとしては 四フッ化炭素等を用いた。このときには、陽極酸化物 (アルミナ) はエッチングされず、結果的にゲート絶縁 膜のうち、ゲート電極部(ゲート電極105と陽極酸化 物106)の下部に存在するもの以外がエッチングされ た。ゲート絶縁膜104が50nmになった時点でエッ チングを中断し、薄い絶縁膜107を形成した。そし て、15~50keV、例えば30keVに加速したリ ン/水素プラズマ流を照射することによって、島状半導 体領域103に自己整合的にリンを注入し、不純物領域 (ソース、ドレインとなる) 108を形成した。(図1 (C))

> 【0013】そして、KrFエキシマーレーザー光(波 長248nm)を照射して、先の不純物注入工程によっ て結晶性が劣化した半導体領域108の結晶性を回復さ せた。このときのエネルギー密度は、150~300m J/cm<sup>1</sup>、例えば、200mJ/cm<sup>1</sup>とした。(図 1 (D))

> その後、層間絶縁物109を堆積し、これにコンタクト ホールを設けて、ソースおよびドレイン電極110を形 成して完成させた。以上の工程によってNチャネル型ト ランジスタが形成された(図1(E))

> 【0014】同様にしてPチャネル型トランジスタも形 成でき、また、公知のCMOS技術を使用すれば、同一 基板上にNチャネル型トランジスタとPチャネル型トラ ンジスタを混載することも可能である。例えば、本実施

典型的な移動度は、Nチャネル型で120cm²/V s、Pチャネル型で80cm<sup>1</sup>/Vsであった。また、 同一基板上にNチャネルトランジスタとPチャネルトラ ンジスタを形成して作製したCMOSシフトレジスタ (5段)では、ドレイン電圧20Vで15MHzの同期 を確認した。

【0015】 [実施例2] 図2には本実施例を示す。 無アルカリガラス基板201上に下地絶縁膜202とし て、厚さ100nmの酸化珪素膜を堆積し、さらに実質 的に真性のアモルファスのシリコン半導体被膜(厚さ5 10 ニールを効率的におこなう方法が提供された。本発明 0 nm) 堆積し、公知のレーザーアニール法によってこ れを結晶化させた。これをパターニングして島状半導体 領域203を形成した。そして、ゲート絶縁膜として厚 さ120nmの酸化珪素被膜204を堆積し、さらに、 厚さ600nmのアルミニウムを用いてゲート電極20 5を形成した。その後、ゲート電極を陽極酸化して、ゲ ート電極・配線の上面および側面に陽極酸化物206を 形成した。(図2(A))

【0016】その後、ドライエッチング法によって、ゲ ート絶縁膜をエッチングした。エッチングガスとしては 20 四フッ化炭素等を用いた。このときには、陽極酸化物 (アルミナ) はエッチングされず、結果的にゲート絶縁 膜のうち、ゲート電極部(ゲート電極205と陽極酸化 物206)の下部に存在するもの以外がエッチングされ た。ゲート絶縁膜204が50nmになった時点でエッ チングを中断した。この結果、薄い絶縁膜207が形成 された。そして、15~50keV、例えば30keV に加速したリン/水素プラズマ流を照射することによっ て、島状半導体領域203に自己整合的にリンを注入 し、不純物領域(ソース、ドレインとなる)208を形 30 成した。(図2(B))

【0017】そして、層間絶縁物209として、厚さ5 00 nmの酸化珪素膜を堆積し、KrFエキシマーレー ザー光 (波長248nm) を照射して、先の不純物注入 工程によって結晶性が劣化した半導体領域107の結晶 性を回復させた。このときのエネルギー密度は、150 ~300mJ/cm<sup>1</sup>、例えば、200mJ/cm<sup>1</sup>と した。実施例1のように、レーザー照射時に薄い絶縁膜 のみが半導体表面を覆っている状態では、半導体の結晶 化の際の衝撃によって表面が荒れ、コンタクト形成時に 40 問題となるが、本実施例のように厚い絶縁被膜が形成さ れている状態ではそのようなことがなかった。(図2C D) )

【0018】その後、層間絶縁物209にコンタクトホ ールを設けて、ソースおよびドレイン電極210を形成 して完成させた。以上の工程によってNチャネル型トラ ンジスタが形成された(図2(D))

【0019】なお、本実施例では薄い絶縁膜207の上 に重ねて層間絶縁膜としても機能する厚い絶縁膜を堆積 しているが、薄い絶縁膜を完全に除去して後に、厚い絶 緑膜を堆積してもよい。不純物イオンが照射された際に は、絶縁膜中にも多くの不純物が取り込まれ、レーザー 光を吸収する原因となる。そこで、このような不純物を 含有する絶縁膜を完全に除去することによって、後のレ ーザーアニールの効率を向上させることができる。

#### [0020]

【発明の効果】本発明によってイオン注入もしくはイオ ンドーピングおよびレーザーアニールもしくはランプア が、プロセスの低温化に寄与すること、およびそのこと による工業的利益が大であることは明らかであろう。実 施例では、本発明を薄膜状の活性層を有するMISトラ ンジスタ、いわゆる薄膜トランジスタに関して説明し た。これは、特に基板の制約を受けやすい薄膜トランジ スタにおいては、低温プロセスが必須とされているから である。しかしながら、単結晶半導体基板上に形成され たMISトランジスタに本発明を適用しても同様な効果 が得られることは明白であろう。

【0021】本発明においては、半導体領域を構成する 半導体の種類はシリコン、ゲルマニウム、炭化珪素、シ リコンーゲルマニウム合金、砒化ガリウム等が使用でき る。さらに、ゲート電極を構成する材料としても、ドー プドシリコン、モリブテン、タングステン、チタン、ア ルミニウム、およびそれらの合金や珪化物、窒化物等が 使用される。本発明において、レーザーを用いる場合に は、ArFレーザー(波長193nm)、KrFレーザ -(248 nm), XeClV-f-(308 nm), XeFレーザー (350 nm) 等のエキシマーレーザ ー、Nd:YAGレーザー(波長1064nm)、その 第2高調波 (532nm)、第3高調波 (355n m)、第4高調波(266nm)等が適しているが、そ の他のレーザー、光源を使用することも本発明の範疇に 含まれることは言うまでもない。

#### 【図面の簡単な説明】

【図1】 実施例の作製プロセスを示す。

【図2】 実施例の作製プロセスを示す。

【図3】 従来の作製プロセスを示す。

#### 【符号の説明】

101、201、301・・・基板

102、202、302・・・下地絶縁膜

103、203、303・・・島状半導体領域

104、204、304・・・ゲート絶縁膜

105、205、305・・・ゲート電極


106、206、306・・・陽極酸化物


107, 207 ・・・薄い絶縁膜

108、208、307・・・不純物領域

109、209、308・・・層間絶縁物

110、210、309・・・ソース、ドレイン電極





(B)

フロントページの続き

(51) Int. Cl. <sup>7</sup> H O 1 L 29/78

識別記号

F I H O 1 L 29/78 テーマコード(参考)

3 0 1 S

6 2 7 G

,

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

### **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
Потить

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.